Digital Design and Verification 在職人士專班開課啦!!

本課程的目標是降低將所學的硬體描述語言（HDL）知識轉化為積體電路（IC）行業所期望的實際設計技能的難度。這個內容豐富的課程通過大量實用例子，讓您快速熟悉最佳的Verilog設計技能，並具備成為多領域合格工程師的能力。此課程非常適合希望成為數位設計工程師或數位驗證工程師的人，也非常適合渴望成為前端設計工程師的人。

課程從如何最佳化工作環境以提高個人生產力開始，接著一步一步指導學員構建自己的設計和測試平台。例如，課程將教導學員如何使用Verilog設計一個有限狀態機（FSM），這是您從本課程中可以獲得的主要收益之一，為您提供了將Verilog知識快速轉化為紮實設計技能的機會。

Ø   主辦單位：SiCADA co., Ltd.、經濟部產業發展署

Ø  承辦單位：財團法資訊工業策進會

Ø  計畫名稱：半導體國際連結創新賦能計畫–晶片設計技術主題講座

Ø   報名連結：https://www.sicada-ic.com/courseDetail?id=22

1.          請確實填寫報名資料，主辦單位保留審查報名資料及核錄之權利。

2.          主辦單位保有更動議程、改期或取消活動之權利。

 

Ø   課程規劃：

Week#	Subcategory	Tool	Training Hours
Week 1 (9/9-15)	Self-Study (Video training)	Linux VCS Verdi VC SpyGlass	23 hours
Week 2 (9/16-20)	Foundations for Design and Verification Practical Design Methodology with Verilog Design Verification & Debugging Code Purification Coding Best Practices		4 hours
Week 3 (9/23-29)	Self-Study (Video training) & Complete Assessment		N/A

 

Ø  課程內容及時間表：

1.        授課期間(9/6-9/29)：SiCADA官方網站將提供學員於授課期間自主學習（Training Video）、實作練習（Cloud Environment）及線上文字Q&A (課程討論區)

2.        實體講座時間：SiCADA講師帶領實作練習以及回覆課程問題

a.     9/18 (三)：晚上7點 至9點

b.     9/19 (四)：晚上7點 至9點

（時間表視授課實際需求可能彈性調整）

 

Ø   費用說明：

課程原價	補助價格
NT$ 48,000	NT$24,000

**現有政府補助優惠，上表為優惠價格

 

Ø   上課方式：

1.          E-learning &文字Q&A：SiCADA線上教學平台

2.          Lab Practice：雲端虛擬平台

3.          實體講座地點：新竹市東區工業東四路25號 (請依實體講座課表時間出席參與)

 

Ø   先備條件：

1.          具備數位設計、數位電路或數位系統、計算機組織等相關知識

2.          熟悉Unix或Linux環境及相關指令，並可以在Unix環境下進行編輯更佳

3.          具備Verilog 語言和語法，編碼經驗非必須但可更有效理解課程內容

 

Ø   結業認證：

完成並通過課程考核者，將依通過分數分別發放金、銀、銅三種不同等級的SiCADA結業證書。

 

Ø   注意事項：

設備需求：請自行準備個人電腦、耳機、麥克風等，並事先測試設備均可正常運作。

 

Ø   退費標準：

1.          倘課程未成功開課，將退還學員所繳納之全部費用。

2.          繳納課程費用之學員於開課第二日上課前退課者，將退還所繳課程費用之七成。

3.          上課未逾全期三分之一而退課者，退還所繳課程費用之半數；上課逾全期三分之一而退課者，不予退費。

 

Ø   聯絡窗口：
SiCADA專案聯絡人 Wanda Lin （[email protected]）