技術論壇｜推動光電晶片、矽光子CPO及3D先進封裝之設計與驗證平台

活動介紹及亮點
本次活動聚焦矽光子、Co-Packaged Optics (CPO) 與3D先進封裝邁向系統級整合的關鍵發展趨勢，呼應國家「AI新十大建設」中對高速運算、低功耗傳輸與先進封裝關鍵技術之長期布局。活動將透過設計、模擬、驗證、封裝到系統測試的完整技術鏈結，探討如何建構可支撐前瞻技術研發、促進技術落地，並培育關鍵人才的整體平台架構。

隨著AI、高效能運算與資料中心需求快速成長，高速光電整合與先進封裝已成為支撐AI新世代系統效能與能耗的重要關鍵。然而，單一元件或單一晶片已難以回應系統層級的設計與驗證需求。如何在早期設計階段即整合電、光、熱與封裝效應，並於系統層級進行可驗證、可重複的分析與測試，已成為學研與產業共同面臨的重要課題。

為協助學術界掌握半導體先進封裝與光電整合的最新設計流程，Synopsys與NIAR-TSRI將共同舉辦技術論壇，首次公開整合 3DIC、Photonic IC（PIC）與 Co‑Packaging Optics（CPO）設計的完整解決方案。

活動將說明整合方案設計所需的軟體、設計流程、技術支援，搭配NIAR-TSRI技術平台使用以及教育訓練規劃，協助學研單位有效導入並應用完整的設計流程。

【活動重點】

• 跨領域設計與驗證流程的整合，深入說明 Synopsys 與原 Ansys 技術整合後，因應PIC、CPO與3DIC高度耦合的設計挑戰，建立從元件、晶片到系統層級的整合模擬與驗證架構，回應AI系統在高速傳輸、功耗控制與封裝可靠度上的整體需求。 此外，說明學術軟體授權方式，包括工具介紹、申請方法、導入範圍與在教學、研究上的應用可能性。
• 以NIAR-TSRI技術平台結合上述介紹的軟體，說明光電晶片、矽光子CPO及先進封裝設計模擬環境，協助學研單位在光電與先進封裝領域展開更深入的研發合作，例如：電、熱、光的多物理整合模擬流程建構；3DIC 結構層級的熱分析與電磁波行為研究等。
• 技術落地與人才培育的同步推進，透過實際設計流程、驗證平台與訓練課程，培養具備電、光、封裝與系統整合能力的關鍵技術人才，回應AI新十大建設對高階跨域人才的長期需求。
  
  【適合對象】
  本論壇適合對 3DIC、PIC、CPO、光電異質整合與 EDA 設計流程有興趣的學界人士參與，如以下領域：
• 電機、電子、光電工程：關注高速介面、矽光子、光電封裝或多物理模擬的學生。
• 機械工程／材料科學：對熱管理、結構可靠度或封裝材料有興趣者。
• 物理系：具光學、電磁或半導體物理背景的學生。
• 資訊工程：想了解 EDA 自動化、模擬流程整合或程式化設計流程者。
  
  適合希望投入半導體光電整合、先進封裝、EDA 工具應用或準備相關專題、論文與研究的學界人士參與。如仍有名額，開放有志在職人士及其他科系學生報名。
  
  【活動聯絡方式】
  [email protected]