Challenges and Solutions in FinFET Physical Design – One-Day Workshop
半導經濟部產業發展署114年度
半導體國際連結創新賦能計畫－先進電子電路設計與實現主題講座
Ø 活動目的：
隨著製程技術邁入先進節點，傳統的設計方法已無法滿足現今晶片在效能、功耗與面積（PPA）上的高度要求。FinFET 技術的導入為晶片設計帶來更高效能與更低功耗的可能性，但也伴隨著更複雜的設計挑戰。
Ø 實習主題：
本次工作坊將深入探討 FinFET 技術在先進製程節點中的應用，並說明新型元件架構相較於成熟製程在效能、功耗與面積上的優勢。課程將帶領參與者了解完整的數位實作流程，從設計初始設定（Design Setup）、合成（Synthesis）、設計規劃（Design Planning）、佈局（Placement）、時鐘樹合成（Clock Tree Synthesis）、繞線（Routing）、晶片收尾（Chip Finish）、時序分析（Timing Analysis）到簽核（Signoff），提供全面的技術脈絡。
此外，工作坊也將介紹在先進製程中不可或缺的關鍵技術，包括 NDM 實體與邏輯庫的準備、Routing 方向的設定、MCMM 模式與角落場景的時序架構、電源規劃對訊號繞線與 DRC 收斂的影響，以及 ICC II 如何自動支援 OD 與 VT 等先進技術規則。課程亦涵蓋 Layer Optimization 與 CCD（Concurrent Clock and Data）技術在提升設計品質上的應用，並說明 Zroute 如何整合多項技術以達成最佳化繞線結果。
Ø 主辦單位：經濟部產業發展署
Ø 承辦單位：財團法人資訊工業策進會
Ø 執行單位：SiCADA co., Ltd. 芯知了股份有限公司
Ø 報名方式：報名連結
(請確實填寫報名資料，主辦單位保留審查報名資料及核錄之權利。主辦單位保有更動議程、改期或取消活動之權利。)
Ø 實體授課地點：新竹市東區工業東四路25號 1樓
Ø 時間表與費用：
|
授課日期 |
時間 |
時數 |
課程費用 (產發署補助金額) |
課程費用 (學員自付金額) |
|
9/10 (三) |
10:00 - 16:00 |
6 Hours |
5,600 |
2,400 |
|
🎉 8/31 (日)前報名享早鳥價 $1,680！再送 $1,000 SiCADA 課程折價券！ |
||||
Ø 聯絡窗口：
芯知了IC學院（SiCADA）專案聯絡人 Wanda Lin （[email protected]）