2025/04/09

招生中! SiCADA 500 Program - IC設計課程

 

SiCADA 500 Program

2025 芯知了IC學院 — 晶片設計與驗證課程

 

活動目的：

本課程由SiCADA資深業界專家和新思科技資深工程師與主管親自授課，讓您在學習過程中深入了解實際業界需求。課程內容以新思科技的專業工具教學影片及SiCADA歷屆課程精華為主 。

    在課程中遇到問題時，能夠即時透過線上問答獲得解答，確保您的學習過程順利進行。課程結束後進行實作練習與作業時，您可隨時回顧課程錄影 ，以強化學習成果。課程作業與實作練習將會進行評分，成功通過課程考核後，您將獲得SiCADA頒發的證書。

    更重要的是，您還將享有企業媒合服務，提升您的就業機會 。無論是職場轉型或是即將畢業的您，都能在課程中獲得實用的業界心法、使用業界工具的經驗，提升您的職場競爭力，並為未來的職業發展開啟新的機會與可能性。 

主辦單位：

芯知了IC學院（SiCADA）

 

報名方式：

  1. 報名及付款將於5/8於官方網站公布，6/2截止，報名額滿提前關閉系統。
  2. 5/22日開始審核報名資訊，通過報名審核的學員請盡速完成繳費。
  3. 請確實填寫報名資料，主辦單位保留審查報名資料及核錄之權利。
  4. 主辦單位保有更動議程、改期或取消活動之權利。

 

課程規劃

課程名稱

課程時間

課程内容與修課建議

Verilog Design Methodology

6/30-8/1

加強Verilog語言的基礎與邏輯設計概念，透過實作有效地將校園知識轉換為設計能力。為銜接前端設計與進階驗證課程的基礎。

Advanced Design Verification

6/30-8/8

透過本課程學習業界先進的驗證方法，包含基礎 Verilog 設計内容以及UVM 進階驗證架構。

SoC Frontend Implementation

6/30-8/22

將RTL 設計實體化過程之基礎，對數位設計與前端工程職務有興趣的同學建議選修。

SoC Backend Implementation

6/30-8/22

透過工具運用將設計真正實體化是晶片後端設計的課程重點，建議先行選修前端課程再銜接此課程。

Analog Circuit Design

8/4-8/15

透過本課程學習類比電路設計、軟體操作與模擬驗證。課程涵蓋 CMOS 元件、放大器設計及頻率響應。透過 Labs 練習，學生可應用理論於實務，提升技能，為職業發展奠基。

課程選修建議：

 

         課程內容及時間表：

Verilog Design Methodology (5 weeks)

Date

Major Category

Sub Category

Training Hours

6/23-6/27

Video Training

e-Learning

4.5 hours

6/27 

Introduction Session

homework 1

1 hour

7/2

Lecture by Experts

Structural Verilog Testbench

3 hours

7/9&7/16

Industry Best Practice

6 hours

 

Advanced Design Verification (6 weeks)

Date

Major Category

Sub Category

Training Hours

6/23-6/27

Tool Training

e-Learning

8 hours

6/27

Introduction Session

homework 1

1 hour

7/3

 

Lecture by Experts

 

UVM Essentials and Essence

3 hours

7/10

UVM Essentials and Essence

HW1 & Exercise Introduction

3 hours

7/17

VC Formal 

3 hours

7/25

Universal Verification Methodology

3 hours

8/1

Universal Verification Methodology

3 hours

8/7

VSO.ai Introduction & UVM Lab

2 hours

 

SoC Frontend Implementation (8 weeks)

Date

Major Category

Sub Category

Training Hours

6/23-6/27

Tool Training

e-Learning

31.5 hours

7/1 & 7/15

Lecture by Experts

Implementation Synthesis

4 hours

7/18

Logic Equivalence Checking

2 hours

7/29 & 8/12

STA and ECO Design Closure

4 hours

7/30

Synthesis Overview and Final Project

1 hour

8/19

UPF and Low Power Design

2 hours

8/20

 

Implementation Synthesis Lab Demo

1 hour

 

SoC Backend Implementation (8 weeks)

Date

Major Category

Sub Category

Training Hours

6/23-6/27

Tool Training

e-Learning

33.5 hours

7/8 & 7/22

Lecture by Experts

Implementation P&R

4 hours

7/29 & 8/12

STA and ECO Design Closure

4 hours

8/5

Design Planning

2 hours

8/19

UPF and Low Power Design

2 hours

 

Analog Circuit Design (2 Weeks) Online Tutorial

Date

Major Category

Sub Category

Training Hours

8/5

Lecture by Experts

CCFE+ PrimeWave Functions Training

5.5 hours

8/7

 

CMOS Amplifiers / Lab practice

5 hours

8/12

Differential Amplifiers / Lab practice

3 hours

8/13

Frequency Response / Operational Amplifiers

3 hours

8/14

Lab Practices

2.5 hours

 

 

時間表：

  1. 自主學習（E-learning）、實作練習（Lab Practice）及線上文字Q&A於授課期間無時間、時段限制，可依照您習慣的學習時段使用。
  2. 授課期間（請依課表參與線上課程）：新思科技講師及SiCADA講師實作帶領及講解 *時間表視授課實際需求可能彈性調整

 

課程費用與折扣說明：

 

 

項目名稱

原價

學生優惠價

在職人士補助價

一

般

課

程

SiCADA 500 - Verilog Design Methodology

NT$ 48,000

NT $19,800

NT$24,000

SiCADA 500 - Advanced Design Verification

NT$ 48,000

NT $19,800

NT$24,000

SiCADA 500 - SoC Frontend Implementation            

NT$ 48,000

NT $19,800

NT$24,000

SiCADA 500 - SoC Backend Implementation

NT$ 48,000

NT $19,800

NT$24,000

SiCADA 500 - Analog Circuit Design

NT$ 36,000

NT $14,850

NT$18,000

優

惠

報名1堂課程

無

原價 (承上)

已享政府補助，無打折。

報名2堂課程

總額打8折

報名3堂課程以上

總額打7折

加購

項目

Career Path Consultant (1 hours)
Resume Review (3 times)

6-month video review

NT $2,000

 

上課方式：

  1. E-learning &文字Q&A：芯知了IC學院（SiCADA）線上教學平台。
  2. Guided Lab及Tutorial：Zoom線上會議連結、實體教室。
  3. Lab Practice & Homework：雲端虛擬平台、實體教室。                   

(實體教室地點: 新竹市東區工業東四路25號1樓，新思科技辦公室，

**在職人士因補助申請專案，請務必實體出席率超過80%，線上課程ACD除外。)

 

學生優惠資格認定：

大專校院電機、電子、資工或相關科系之一般在學碩士生或博士生（包含應屆畢業生，不含在職專班）。大四應屆畢並確認續讀碩士班者，或碩士班應屆畢並確認續讀博士班者亦在此列，報名時須上傳2025年6月前在學紀錄證明。

 

先備條件：

  1. 具備數位設計、數位電路或數位系統、計算機組織等相關知識。
  2. 熟悉Unix或Linux環境及相關指令，並可以在Unix環境下進行編輯佳。
  3. 具備Verilog 語言和語法，編碼經驗非必須但可更有效理解課程內容。
  4. 修習Advanced Design Verification 者具OOP（如 C++）程式相關知識佳。

 

修課奬勵：

完成並通過課程考核者，可享有以下奬勵：

  1. 獲頒芯知了IC學院結業證書，將依通過分數分別發放金、銀、銅三種不同等級的合格證書。
  2. 修課學員將有機會與新思科技以及芯知了IC學院夥伴廠商媒合交流，取得第一手職缺機會。

 

注意事項：

  1. 學生享有學生優惠價格，且報名2門以上課程（含2門），可享優惠折扣。
  2. 設備需求：
  1. 請自行準備個人電腦、耳機、麥克風等，並事先測試設備均可正常運作。
  2. 請事先安裝Zoom線上會議室軟體，並熟悉使用方式。

 

退費標準：

  1. 倘課程未成功開課，將退還學員所繳納之全部費用。
  2. 繳納課程費用之學員於開課第二日上課前退課者，將退還所繳課程費用之七成。
  3. 上課未逾全期三分之一而退課者，退還所繳課程費用之半數；上課逾全期三分之一而退課者，不予退費。

 

聯絡窗口：
芯知了IC學院（SiCADA）專案聯絡人 Wanda Lin （[email protected]）

返回公告列表